華邦電：內存結構性缺貨，將延續到2027年

內存大廠華邦電總經理陳沛銘主持法說會，針對內存市場，提出最新的說明。他說，當前內存市場正在經歷一場結構性且重大的變革。主因DRAM的技術標準與先進制程的沖突。他強調，一旦制程推進至DDR5 DRAM，就不可能回去生產DDR4或DDR3產品，從供需結構，DDR5和DDR4或DDR3缺貨潮，恐怕到2027年都不會改變。

陳沛銘表示，受惠于終端需求復蘇、新制程推進，以及內存市場因技術迭代帶來的結構性供需失衡，華邦電DRAM（CMS）業務創下過去三年的新高點。公司對第四季及未來長期的增長前景表示樂觀，預期營收、出貨量和平均銷售價格（ASP）都將迎來更大幅度的增長，并回到正常的增長軌道。

陳沛銘說，華邦電子第三季在DRAM和Flash業務上，較第二季表現均有所增長。其中，DRAM業務較第加達18%，較2024年同期增長更高達33%，這已是DRAM業務在過去三年中的最高點。盡管年增率來看，DRAM的ASP仍有約十幾個百分點的跌幅，但公司先前預告，DRAM業務的最低點已經過去，目前正持續往上走。制程推進方面，20nm制程已成為主要的增長動能，出貨量占總交貨量的比例已達37%。20nm產品線中，DDR4表現尤其亮眼，上季出貨量季增一倍，本季占比將持續提高。20nm是華邦首度跨入DDR4領域的制程，表現不俗。

陳沛銘強調，當前內存市場正在經歷一場結構性且重大的變革。主要的結構性問題在于DRAM的技術標準與先進制程的沖突。傳統的DDR3和DDR4標準在制定時，并未要求內置ECC（糾錯碼）功能。然而，當全球前三大DRAM供應商將制程推進到14nm、13nm甚至更精密的制程時，極小的比特單元容易產生壞軌（bad bits），必須依靠ECC來補償。

他強調，由于JEDEC標準不支持DDR3/DDR4在這些先進制程上使用ECC，可預見三大廠的新工廠和先進制程無法再回頭生產DDR3或DDR4。為滿足HBM（高帶寬內存）需求并充分利用新制程，這些大廠被迫轉向生產支持ECC的DDR5。這導致DDR4供應出現結構性缺口。

至于當前DDR5價格相對較低，一定會有一股力量要推動轉換規格，但許多應用如舊有服務器、PC或鎖定特定SoC規格的設備，仍需要持續供應DDR4。因此，許多客戶正積極尋求與能持續供貨DDR4的廠商簽訂數年期的長期合約。華邦電認為，DDR4價格將持續上漲，這場結構性改變將持續一段時間，甚至可能延續到2027年。

華邦電公布2025年第三季財報，單營收217.71億元新臺幣，季增3.6%、年增2.15%；毛利率46.7%，季增24.03個百分點、年增17.38個百分點，單季純益29.39億元新臺幣，終結連四季虧損，每股純0.65元新臺幣，并一舉將上半年每股虧損0.53元新臺幣全數彌補轉盈。