SJK小課堂 |差分晶振全維度解析

在高速串行數(shù)據(jù)傳輸、AI 運(yùn)算、電信基站、PCIe 接口等對(duì)時(shí)鐘穩(wěn)定性與抗干擾能力要求嚴(yán)苛的場(chǎng)景中，差分晶振早已成為核心時(shí)鐘器件，其性能直接決定了整套系統(tǒng)的信號(hào)傳輸質(zhì)量與運(yùn)行可靠性。

差分晶振是一種輸出兩路極性相反時(shí)鐘信號(hào)（P 端與 N 端）的有源振蕩器，這是它與普通單端輸出晶振（XO，如 CMOS 輸出型）最核心的區(qū)別。正是這種差分輸出結(jié)構(gòu)，賦予了它遠(yuǎn)超單端晶振的兩大核心性能優(yōu)勢(shì)：極強(qiáng)的共模干擾抑制能力與超低的相位抖動(dòng)。

所謂共模抑制比（CMRR），是衡量差分信號(hào)對(duì)抵消外界電磁干擾、電源噪聲等共模噪聲的能力指標(biāo)，這也是差分晶振能在復(fù)雜電磁環(huán)境的工業(yè)、通信、車載電路中保持穩(wěn)定輸出的核心原因。

而另一項(xiàng)決定高速傳輸性能的核心指標(biāo)相位抖動(dòng)，指的是時(shí)鐘信號(hào)在時(shí)間軸上的微小偏移，該參數(shù)直接決定了高速數(shù)據(jù)傳輸?shù)恼`碼率。普通單端晶振的抖動(dòng)性能無(wú)法滿足千兆級(jí)以上高速傳輸?shù)囊螅咝阅懿罘志д裨?12kHz-20MHz 頻段的相位抖動(dòng)通常可控制在 50fs 到 200fs 之間，完全適配高可靠性的高速場(chǎng)景需求。也正是因此，在需要極高串行數(shù)據(jù)速率（SerDes）的 AI 運(yùn)算場(chǎng)景中，差分晶振是必選的時(shí)鐘方案，單端晶振因抖動(dòng)過大，無(wú)法滿足 AI 算力平臺(tái)對(duì)超低誤碼率的傳輸要求。

目前行業(yè)內(nèi)差分晶振的主流輸出邏輯主要分為 LVPECL、LVDS、HCSL 三大類，三類產(chǎn)品各有特性，適配不同的應(yīng)用場(chǎng)景。

其中 LVPECL 輸出的核心特點(diǎn)是輸出幅度大（約 800mV），信號(hào)質(zhì)量?jī)?yōu)異，缺點(diǎn)是功耗相對(duì)較高，是電信基站等通信設(shè)備中最常用的差分時(shí)鐘輸出類型；

LVDS 輸出憑借低電壓擺幅（約 350mV）的特性，實(shí)現(xiàn)了極低的功耗與極小的電磁干擾（EMI），是通用高速數(shù)據(jù)傳輸場(chǎng)景的首選方案，廣泛應(yīng)用于各類對(duì)功耗與 EMI 控制有嚴(yán)格要求的工業(yè)與消費(fèi)電子設(shè)備中；HCSL 輸出則是 PCI-Express (PCIe) 接口的標(biāo)準(zhǔn)時(shí)鐘邏輯，擁有極快的上升沿速度，專為高速串行總線設(shè)計(jì)，是計(jì)算機(jī)、服務(wù)器、存儲(chǔ)設(shè)備中 PCIe 接口的標(biāo)配時(shí)鐘方案。

在明確了輸出類型之后，硬件設(shè)計(jì)與采購(gòu)環(huán)節(jié)需要重點(diǎn)關(guān)注差分晶振的核心規(guī)格參數(shù)，這是選型匹配的核心依據(jù)。目前行業(yè)內(nèi)差分晶振的常規(guī)頻率范圍在 10MHz 到 700MHz 之間，高端定制化產(chǎn)品的頻率可達(dá)到 2GHz 以上，可覆蓋絕大多數(shù)高速場(chǎng)景的時(shí)鐘需求。

引腳定義與供電特性同樣是選型的核心要點(diǎn)，目前行業(yè)通用的 6 腳封裝差分晶振，標(biāo)準(zhǔn)引腳定義為：1 腳 OE（使能）、2 腳 NC（空腳）、3 腳 GND（地）、4 腳正向輸出端、5 腳互補(bǔ)輸出端、6 腳 Vcc（供電）。其中 OE 引腳為輸出使能控制端，高電平時(shí)晶振正常輸出時(shí)鐘信號(hào)，低電平時(shí)關(guān)閉輸出，進(jìn)入省電模式，可適配低功耗場(chǎng)景的電源管理需求。

差分晶振的性能發(fā)揮，高度依賴匹配的電路設(shè)計(jì)與 PCB 走線規(guī)范，核心設(shè)計(jì)要點(diǎn)主要分為阻抗匹配與差分走線控制兩部分。不同輸出類型的差分晶振，有對(duì)應(yīng)的標(biāo)準(zhǔn)匹配要求，錯(cuò)誤的匹配會(huì)直接導(dǎo)致信號(hào)質(zhì)量劣化、EMI 超標(biāo)：LVPECL 輸出通常需要配置到 Vcc-2V 的偏置電阻；LVDS 輸出需在接收端跨接 100Ω 的終端匹配電阻；HCSL 輸出則需要在源端串聯(lián) 33Ω 的匹配電阻。

（相關(guān)詳細(xì)資料可私SJK晶科鑫了解）

差分走線方面，差分信號(hào)的傳輸對(duì) PCB 走線有嚴(yán)格要求，核心原則是保證差分對(duì)的阻抗一致性與信號(hào)同步性。差分走線必須保持等長(zhǎng)、等寬、緊耦合，同時(shí)盡量減少過孔的使用，避免出現(xiàn)阻抗不連續(xù)的問題。

差分晶振作為高速電路的時(shí)鐘核心，其選型、設(shè)計(jì)、測(cè)試的每一個(gè)環(huán)節(jié)，都直接影響系統(tǒng)的最終運(yùn)行效果，只有充分理解其核心原理與應(yīng)用規(guī)范，才能最大化發(fā)揮其性能優(yōu)勢(shì)，保障高速系統(tǒng)的穩(wěn)定可靠運(yùn)行。