ASML表態：摩爾定律可延續，1nm工藝能實現

半導體工藝紅利消失殆盡

半導體工藝的紅利已經所剩無幾，往后幾年手機性能的提升只會越來越少，直至幾乎沒有。

從去年開始，半導體芯片行業出現了新的研究方向：

一個是利用新的疊加芯片的方式，來提高芯片的性能，以蘋果的M1double雙芯為代表，我國的華為也發表了這一方面的專利。

另外一個是光子芯片的研發，其中荷蘭政府已經出資組建高校和科研機構成立了項目組。

這是因為在行業中，大部分人認為由于摩爾定律半導體的材料受限，目前的3nm制程至少在兩年內還是可以繼續提供最先進制程的芯片。

業界的研發人員都希望能夠在突破摩爾定律方面或者繞開摩爾定律限制方面開始未雨綢繆。

ASML官方就摩爾定律表態

5月13日，根據ASML公眾號官方發布的文章顯示，其對摩爾定律的表現抱有樂觀態度，認為一些創新方法，在未來十年或者更長的時間，都會讓摩爾定律保持持續前行的勢頭。

并且ASML還表示，這些技術可以將芯片制程推進到1nm工藝。

摩爾關于以最小成本制造復雜芯片的最初預測，也在演進過程中被轉述成各種各樣的表述，現在這個定律最常被表述為半導體芯片可容納的晶體管數量呈倍數增長。

ASML稱，在過去的15年里，很多創新方法使摩爾定律依然生效且狀況良好。從整個行業的發展路線來看，它們將在未來十年甚至更長時間內讓摩爾定律繼續保持這種勢頭。

在元件方面，目前的技術創新足夠將芯片的制程推進至至少1納米節點，其中包括gate－all－aroundFETs，nanosheetFETs，forksheetFETs，以及complementaryFETs等諸多前瞻技術。

此外，光刻系統分辨率的改進（預計每6年左右縮小2倍）和邊緣放置誤差（EPE）對精度的衡量也將進一步推動芯片尺寸縮小的實現。

納米芯片發展到這個程度，已經接近物理芯片規則的極限了。

但光刻機巨頭ASML正式表態，摩爾定律還可延續十年，并且將推進到1nm工藝。

此外，ASML預計系統級的擴展將發揮更大的作用：去年，存儲器制造商生產了176個存儲層疊加的3DNAND芯片，并宣布到2030年左右將生產超過600個存儲層的芯片路線圖。

1nm制程是完全有可能實現

摩爾定律主要有3種［版本］：

1、集成電路芯片上所集成的電路的數目，每隔18個月就翻一番；

2、微處理器的性能每隔18個月提高一倍，而價格下降一半；

3、用一美元所能買到的計算機性能，每隔18個月翻兩番。

三種說法雖然各有千秋，但在一點上是共同的，即翻番的周期都是18個月，至于翻一番或兩番的是什么，就見仁見智了。

ASML則認為在光刻機的分辨率上還可以進行改進，邊緣放置誤差對精度的衡量的更加精確可以進一步制作更小的芯片。

ASML的意思就是摩爾提出的上述的三個條件中，至少增加芯片的面積、縮小元件的尺寸這兩個方面業界是極有機會可以繼續推進的。

當然優化集成電路設計是始終都可以進行的，所以三個條件都具備，以此理論上來說，摩爾定律還沒有到極限，1nm制程是完全有可能的。

ASML正在制作1nm光刻機

在2020年的12月份，在日本女東京舉辦的ITF的論壇上，與ASML合作開發光刻技術的比利時半導體研究組織IMEC在微尺度級別上宣布了3nm及以下工藝的技術細節。

稱ASML為3m，2nm，1．5nm，1nm甚至Sub1nm制定了清晰的路線圖，1nm時代將使光刻機的尺寸大大增加。

半導體研究機構IMEC和ASML一直在合作開發EUV光刻，尤其是關注在超精細規模的研發上，在這次大會上IMEC宣布了1nm及以下工藝的路線圖，用以做證可以實現高精度的光刻技術。

而且，IMEC稱ASML已經完成了高NAEUV曝光系統的基本設計并計劃2022年實現商業化。

從中可以看出，未來阿斯麥爾在光刻機領域的市場影響力肯定會一如既往地巨大。

不過1nm雖然目前還未實現商用，但確實不是各大芯片廠商的重點。

納米時代結束后，將會進入埃米時代，臺積電、英特爾等都制定了雄心勃勃的埃米工藝早期路線圖，為下一個時代做準備。

根據臺積電公布的規劃時間點，3nm工藝的量產時間是今年，而2nm工藝的量產時間是2025年的第二季度。

按照這個速度來看，十年內實現1nm工藝確實是有可能的。

結尾：

光刻機作為芯片制造的重要設備，如果芯片產業進入到1nm時代，ASML生產的光刻機必然會取得更大的突破。

到時候ASML將提供怎樣制程的光刻機設備，相信會成為芯片制造行業的一個關注點。

而在此之前，芯片行業需要做的就是不斷挖掘新工藝，新技術，探索新方向。前瞻性再強的技術，也得用在實際才行。

在擁有龐大市場影響力的情況下，ASML這樣的后手，未必不能拉近全球和它本身的距離。

不過，ASML此舉可能也僅僅只能是權宜之計，在沒有擺脫美國技術的情況下，恐怕很難留住全球漸行漸遠的步伐。