臺積電的3nm芯片是假的？實際是22nm，而5nm是25nm？

眾所周知，隨著iPhone15的到來，全球第一顆3nm的手機芯片A17 Pro也與大家見面了。

雖然這顆芯片發(fā)布后，被大家吐槽，稱CPU、GPU提升太少，只有NPU提升很大。但不可否認(rèn)的是，與安卓芯片相比，蘋果的A17芯片已經(jīng)是足夠領(lǐng)先了，至少領(lǐng)先安卓芯片2代。

不出意外的話，接下來高通、聯(lián)發(fā)科會迅速推出3nm的手機芯片，然后三星也有可能跟進，推出3nm的手機芯片來。

那么也有很多人就要問了，如何判定一顆芯片是3nm的？芯片中，哪一個重要參數(shù)，代表著3nm？還是說3nm芯片，是隨便晶圓廠們說的，它說是3nm就是3nm，說是5nm就是5nm？

事實上，你還真是說對了，現(xiàn)在的3nm芯片中，沒有一個關(guān)鍵參數(shù)是3nm，現(xiàn)在的3nm、5nm什么的，還真是營銷游戲，晶圓廠們說了算。

事實上，在130nm之前的時候，芯片多少納米，是指金屬半節(jié)距（metal half-pitch）是多少納米，或柵極長度（gate length）多少納米。

并且是每一代工藝進步后，柵極長度和金屬半節(jié)距通常都會縮小30%，使得晶體管密度增加一倍，面積減半。

但后來，晶圓廠們一味縮小柵級長度，導(dǎo)致在130nm時，實際只有70nm的柵極長度，這個工藝與柵極長度脫節(jié)了。

再后來，柵極長度又落后于工藝，因為工藝不斷前進后，柵極長度無法不斷的每一代縮小30%。

后來科學(xué)家們，又引入了一個新的命名法，叫做接觸柵間距，指一個晶體管柵極到另一個晶體管柵極之間的最小距離，其一半距離就代表芯片工藝。

不過這個命名法，損害了晶圓廠的利益，因為這個接觸柵間距縮小太難了，所以后來晶圓廠們，就不再管柵極長度、金屬半節(jié)距、接觸柵間距等。

直接按照自己的前進腳步，自己給自己的工藝取名聲，所以我們看到在進入10nm后，幾家廠商的工藝，明顯不一樣了，大家晶體管密度完全不一樣。

臺積電、三星的7nm，等于英特爾的10nm。而臺積電的5nm等于三星的3nm、intel的7nm。

由此可見，多少納米工藝，在各個晶圓廠的定義是不一樣的，要是大家定義都一樣，那么晶體管密度理論上也應(yīng)該是一樣的。

不過我們，還是可以按照接觸柵間距的一半距離，來給臺積電的芯片套用一下，看看實際是是多少納米工藝。

而按照媒體的披露，臺積電的7nm工藝時，其接觸柵極間距（Contacted Poly Pitch，CPP）為54nm，意味著工藝實際應(yīng)該是27nm左右。

而5nm時，其CPP為51nm，實際應(yīng)該是25nm左右，而3nm時，CPP值為45nm，實際應(yīng)該是22nm。

以上說法，僅供參考，畢竟現(xiàn)在也沒有人用這個接觸柵間距的一半距離，來給芯片工藝命名，所以就見仁見智吧。

但大家還是要明白一個道理，那就是現(xiàn)在的多少納米，還真是晶圓廠們自己命名的，想怎么叫，也是晶圓廠們自己的權(quán)力。