不僅時間更早，成本也更低，臺積電在2nm商戰(zhàn)中優(yōu)勢依然領(lǐng)先

近日，臺積電在年度技術(shù)論壇北美場發(fā)布埃米級A16先進制程，2026年量產(chǎn)，不僅較競爭對手英特爾Intel 14A，以及三星SF14都是2027年量產(chǎn)早，且臺積電強調(diào)A16還不需用到High-NA EUV，成本更具競爭力，市場樂觀看待臺積電進入埃米時代第一戰(zhàn)有豐碩戰(zhàn)果。


臺積電A16量產(chǎn)時間與成本或?qū)㈩I(lǐng)先競爭對手

根據(jù)臺積電表示，A16先進制程將結(jié)合超級電軌（Super PowerRail）與納米片晶體管，2026年量產(chǎn)。超級電軌將供電網(wǎng)絡(luò)移到晶圓背面，晶圓正面釋出更多訊號網(wǎng)絡(luò)空間，提升邏輯密度和效能，適用復雜訊號布線及密集供電網(wǎng)絡(luò)的高效能運算（HPC）產(chǎn)品。

相較臺積電N2P制程，A16相同Vdd（工作電壓）下，速度增加8%~10%，相同速度功耗降低15%~20%，芯片密度提升高達1.1倍，支援數(shù)據(jù)中心產(chǎn)品。

另外，因為AI芯片公司迫切希望最佳化設(shè)計，以發(fā)揮臺積電制程全部性能，因此，臺積電也認為不需用到阿斯麥（ASML）最新高數(shù)值孔徑（High-NA）EUV來生產(chǎn)A16制程芯片。此外，臺積電還展示2026年啟用的超級電軌供電，從芯片背面供電，可以幫助AI芯片加速運行。

英特爾重啟代工業(yè)務(wù)，目標是超越三星

在不久前舉辦的IFS Direct Connect活動中，英特爾分享了其“4年5節(jié)點”的工藝路線圖的最新進展，并公布了最后一個節(jié)點Intel 18A制程之后的計劃，新增了Intel 14A制程技術(shù)和數(shù)個專業(yè)節(jié)點的強化版本。英特爾計劃在Intel 14A才導入High-NA EUV曝光設(shè)備，在Intel 18A則僅是發(fā)展與學習階段。

按照英特爾的計劃，Intel 14A制程技術(shù)最快會在2026年量產(chǎn)，而Intel 14A-E制程技術(shù)則是要到2027年。不過，至今英特爾都沒有宣布任何采用Intel 14A和Intel 14A-E制程技術(shù)的產(chǎn)品。

雖然，英特爾在晶圓代工市場視臺積電為競爭對手。不過，目前來看，其生產(chǎn)的處理器有越來越多的小芯片交由臺積電制造生產(chǎn)，其中還包括最為核心的運算芯片情況下，英特爾仍持續(xù)會保持與臺積電既競爭，又合作的關(guān)系。

報導指出，英特爾在2023年6月的代工模式投資者網(wǎng)絡(luò)研討會上，介紹了內(nèi)部晶圓代工業(yè)務(wù)模式的轉(zhuǎn)變，從2024年第一季開始將設(shè)計與制造業(yè)務(wù)分離，內(nèi)部設(shè)計部門與制造業(yè)務(wù)部門之間將建立起客戶與供應(yīng)商的關(guān)系，制造業(yè)務(wù)部門將單獨運營，且財報獨立。英特爾借此獲得客戶的信賴，希望在2030年之前超越三星，成為晶圓代工領(lǐng)域的第二大廠商。


2nm以下芯片的下一步是什么？

至少在 2030 年之前，半導體行業(yè)相當確定如何設(shè)計和制造新芯片，但在此之后還存在一些不確定性。

2030 年之后，半導體行業(yè)可能會擴展當今的技術(shù)或遷移到新的技術(shù)。例如，在研發(fā)方面，業(yè)界正在研究幾種未來晶體管候選產(chǎn)品，例如 2D FET、CFET 等，以便在遙遠的未來實現(xiàn)新型先進芯片。Chiplet 也是一個新興的選擇。

在最近于舊金山舉行的 IEEE 國際電子器件會議 (IEDM) 上的各種論文中介紹了這些技術(shù)的最新進展。

晶體管是芯片中的關(guān)鍵構(gòu)建模塊，是一種微型結(jié)構(gòu)，可充當設(shè)備中的開關(guān)。每個先進芯片都有數(shù)十億個晶體管。多年來，芯片主要由平面晶體管組成。平面晶體管仍在當今的芯片中使用，但它們有一定的局限性。

作為回應(yīng)，英特爾于 2011 年轉(zhuǎn)向了一種名為 finFET 的新型高性能晶體管。英特爾和其他公司很快就推出了使用 finFET 的各種芯片，例如 GPU 和處理器。

現(xiàn)在，finFET 面臨一些限制。因此，從 3nm 或 2nm 節(jié)點開始，半導體行業(yè)將采用一種稱為環(huán)柵 (GAA) 的新型晶體管技術(shù)。

在 3 納米技術(shù)領(lǐng)域，三星最近制造并發(fā)貨了世界上第一款基于 GAA 晶體管技術(shù)（稱為納米片 FET）的芯片。在研發(fā)方面，英特爾和臺積電也在開發(fā) 2 納米納米片 FET 工藝。

根據(jù) TEL 在 IEDM 上的演示，納米片 FET 晶體管預計將在 2027/2028 年擴展到 14A 節(jié)點，但可能在 2029 年達到 10A 節(jié)點的極限。

下一步是什么？業(yè)界在路線圖上提出了幾種新的晶體管類型，但沒有具體的內(nèi)容。未來的晶體管類型面臨著一些制造和成本挑戰(zhàn)。

不過，目前路線圖上的下一種晶體管類型稱為互補 FET (CFET)。據(jù) TEL 稱，CFET 可能會在 2029 年出現(xiàn)在 10A 節(jié)點。

在 IEDM 上，Imec、英特爾、三星和臺積電發(fā)表了有關(guān) CFET 的論文。英特爾展示了柵極間距為 60 納米的 CFET。“我們規(guī)模最大的器件由 3 個 pMOS 納米帶頂部的 3 個 nMOS 組成，垂直間距為 30 納米，”來自英特爾的 Marko Radosavljevi? 在 IEDM 的一篇論文中說道。

據(jù) TEL 稱，CFET 可能會在 2035 年擴展到 3A 節(jié)點。然后，該行業(yè)可能會轉(zhuǎn)向基于二維的晶體管，其中包含過渡金屬二硫族化物溝道材料。在 IEDM 上，臺積電發(fā)表了一篇關(guān)于具有 12nm nMOS 接觸長度和 10nm 柵極長度的 2D 器件的論文。

其他未來技術(shù)也在研發(fā)中，例如碳納米管 FET 和 Forksheet FET。

現(xiàn)在還有其他可用的選項。目前，一些設(shè)備正在使用小芯片（chiplet），將不同的芯片集成在一個封裝中。Chiplet 將在未來發(fā)揮重要作用。


光刻機也面臨摩爾定律生死之選

2月17日，阿斯麥ASML正式向英特爾交付第一臺高NA EUV極紫外光刻機，將用于2nm工藝以下芯片的制造，可直接制造1nm工藝左右。

據(jù)悉，這套High NA EUV光刻機的大小等同于一臺雙層巴士，重量更高達150噸，組裝起來比卡車還大，需要被分裝在250個單獨的板條箱中進行運輸。裝機時間預計需要250名工程人員、歷時6個月才能安裝完成。

根據(jù)爆料顯示，High NA EUV的售價高達3.5億歐元一臺，約合人民幣27億元，它將成為全球三大晶圓制造廠實現(xiàn)2nm以下先進制程大規(guī)模量產(chǎn)的必備武器。

現(xiàn)英特爾率先拿下了全球首臺High NA EUV光刻機，臺積電和三星訂購High NA EUV預計最快2026年到貨。

毫無疑問，這又是全球半導體又一重大突破。近日，中國臺灣著名的芯片IP研發(fā)與銷售公司智原宣布與Arm和英特爾合作，將共同開發(fā)64核SoC芯片，基于Intel18A制程（相當于1.8nm）；預計將在2025年上半年完成。但英特爾CEO帕特·基辛格今年1月表示，不會在英特爾 18A節(jié)點制程使用ASML的High-NA EUV光刻機，而是留到下一個更先進的節(jié)點制程上。也就是說英特爾1.8nm使用的將是ASML第一代Low NA EUV光刻機。

因此，High-NA EUV光刻機的正式交付標志著全球半導體產(chǎn)業(yè)正式邁入1nm時代。

那1nm制程之后將無法繼續(xù)使用光刻機制造嗎？

根據(jù)微電子研究中心(IMEC)的路線圖，2030年左右應(yīng)該能推進到A7 0.7nm工藝，之后還有A5 0.5nm、A3 0.3nm、A2 0.2nm，但那得是2036年左右的事兒了。

按照專家們的說法，目前的EUV光刻機，理論上能夠制造2nm左右的芯片，而下代的EUV光刻機，也就是正式交付英特爾測試的“High NA EUV光刻機”理論上能夠制造1nm左右的芯片。

ASML的EUV光刻機，通過組合使用OPC、多重圖形等分辨率技術(shù)等，其光刻工藝因子已經(jīng)突破理論極限0.25了。ASML認為，目前也達到了物理極限，供應(yīng)鏈們難有突破。光刻工藝因子優(yōu)化的途徑也已經(jīng)到盡頭了。

1nm之后呢？又將用什么光刻機技術(shù)實現(xiàn)？