芯德半導體獲4億戰(zhàn)略注資 攻堅2.5D/3D封裝國產(chǎn)替代

【導讀】9月12日，國內高端封測龍頭芯德半導體宣布完成近4億元B輪融資，由南京政府產(chǎn)業(yè)基金領投。此次注資將全力攻堅AI算力芯片封裝技術壁壘，加速55億元先進封測基地建設，突破Chiplet異質集成量產(chǎn)瓶頸。

一、技術攻堅方向

針對AI/HPC芯片的散熱效率與互連密度雙重挑戰(zhàn)，芯德構建三大技術護城河：

• CAPiC異構集成平臺：實現(xiàn)7nm/14nm多工藝芯片3D堆疊（TSV密度達10?/cm2）

• 玻璃通孔(TGV)技術：射頻損耗較硅通孔降低40%，滿足5G毫米波封裝需求

• 光感共封(CPO)方案：光電轉換效率提升35%，攻克1.6Tbps超高速互連

二、產(chǎn)能建設規(guī)劃

55億封測基地核心布局

產(chǎn)線類型	技術指標	年產(chǎn)能目標
2.5D封裝線	4μm互連線寬/10層RDL	18,000片晶圓
晶圓級封裝線	0.8μm凸點間距	3億顆芯片
Chiplet 3D線	混合鍵合精度±0.1μm	2024年Q2量產(chǎn)

三、市場破局價值

打破海外技術壟斷的三大突破點

1. 存儲封裝：LPDDR5X封裝良率突破99.3%（國際競品均值97.5%）

2. 射頻集成：首創(chuàng)AiP+濾波器異質封裝，面積縮小60%

3. 車規(guī)認證：通過AEC-Q100 Grade1認證（-40℃~150℃）

四、產(chǎn)業(yè)協(xié)同效應

本輪融資驅動技術-產(chǎn)能-生態(tài)三重升級：

• 研發(fā)加速：SiP模組引腳數(shù)突破5000+（對標ASE FO-EB）

• 設備升級：引進全球首條國產(chǎn)化FOWLP貼裝產(chǎn)線

• 生態(tài)共建：與寒武紀/地平線共建Chiplet設計-封測聯(lián)盟

結語

在摩爾定律逼近物理極限的當下，芯德半導體以"CAPiC平臺+55億基地"的雙引擎戰(zhàn)略，為國產(chǎn)3D集成芯片開辟新路徑。其TGV/CPO等原創(chuàng)技術更標志著中國封測產(chǎn)業(yè)從"跟跑代工"向"定義標準"的關鍵躍遷，為萬億級算力芯片市場注入自主可控的封裝基石。