日本DNP成功開發(fā)1.4nm級納米壓印光刻掩膜版

據(jù)最新報道，日本大型印刷企業(yè)大日本印刷株式會社（DNP）近日在半導體制造領域取得重大突破。該公司宣布成功開發(fā)出具有10納米電路線寬的納米壓印光刻（NIL）掩膜版，該技術可用于制造等同于1.4納米級別的邏輯半導體，滿足智能手機、數(shù)據(jù)中心和NAND閃存等尖端設備對芯片微型化的迫切需求。

納米壓印模板

突破傳統(tǒng)光刻技術限制

隨著智能手機、數(shù)據(jù)中心和人工智能設備對芯片性能需求的不斷提升，半導體行業(yè)正面臨制程微縮的技術挑戰(zhàn)。目前主流的極紫外光刻（EUV）技術雖然能夠滿足先進制程需求，但其高昂的設備投入、巨大的能源消耗和復雜的操作流程成為行業(yè)發(fā)展的瓶頸。

DNP表示，自2003年以來，一直在開發(fā)NIL掩膜版，這種技術通過將電路圖案直接壓印到基板材料上，使制造商能夠降低曝光工藝中的能源消耗。經(jīng)過二十年的積累，DNP在高精度圖案化方面成功積累了豐富的專業(yè)知識。

此次最新開發(fā)的NIL掩膜版具有10納米線型圖案，可替代部分EUV光刻工藝，促進沒有EUV光刻生產(chǎn)線的客戶制造尖端邏輯半導體。通過提供新型掩膜版，DNP將拓展客戶在半導體制造工藝方面的選擇，幫助降低制造成本和環(huán)境負擔。

技術特點

DNP成功利用自對準雙圖案化（SADP）技術進一步縮小NIL掩膜版尺寸，該技術通過薄膜沉積和蝕刻電子束掩膜寫入器形成的圖案，使圖案密度倍增。

除DNP長期積累的光掩膜制造技術和專業(yè)知識外，還應用了晶圓制造工藝技術，開發(fā)出具有10納米電路線寬的新型NIL掩膜版。

新型NIL掩膜版滿足了先進邏輯半導體對更精細電路線寬的需求，預計未來這種需求將持續(xù)擴大。

該技術還降低了尖端半導體制造中曝光工藝的功耗。借助使用NIL的超精細半導體節(jié)能處理技術，現(xiàn)在可將功耗降低至當前可用的曝光工藝（如氟化氬（ArF）浸入式和EUV）的約十分之一。

據(jù)DNP披露，公司已開始與多家半導體制造商進行NIL模板的評估工作，計劃于2027年投入大規(guī)模生產(chǎn)。公司設定了在2030財年實現(xiàn)40億日元NIL相關銷售額的目標，顯示出對這項技術商業(yè)化前景的充分信心。

產(chǎn)業(yè)意義深遠

為了加速與產(chǎn)業(yè)界的對接與合作，DNP選擇在東京國際展覽中心開幕的“SEMICON Japan 2025”展會上，首次公開展示這款10nm線寬的納米壓印光刻掩膜版。

行業(yè)專家分析指出，DNP此次技術突破將對全球半導體產(chǎn)業(yè)格局產(chǎn)生深遠影響。一方面，它為日本和全球半導體制造商提供了一條繞過EUV技術壁壘的發(fā)展路徑；另一方面，其低能耗特性符合全球綠色制造趨勢，有助于降低芯片生產(chǎn)的綜合成本。

值得注意的是，這項技術的發(fā)布恰逢全球半導體供應鏈重組的關鍵時期。通過提供成本效益更高、能耗更低的替代方案，NIL技術有望成為重塑全球半導體制造版圖的重要力量。

DNP表示，公司將繼續(xù)深化與半導體制造商的合作，進一步推進NIL模板技術的研發(fā)和產(chǎn)能建設，以滿足未來日益增長的高端芯片制造需求。

然而，將先進技術成功導入大規(guī)模量產(chǎn)仍面臨諸多挑戰(zhàn)。行業(yè)分析指出，該技術未來的關注重點將集中在“量產(chǎn)良率、生產(chǎn)節(jié)拍（吞吐量），以及與現(xiàn)有半導體制造工藝的整合能力”等方面。這些因素將直接決定其成本效益和市場接受度。能否與光刻膠、蝕刻、檢測等上下游環(huán)節(jié)順暢配合，將是納米壓印技術能否從“可行”走向“主流”的關鍵。

在全球半導體技術競賽日益激烈的背景下，DNP在1.4nm級納米壓印掩膜版上的突破，為產(chǎn)業(yè)提供了新的技術想象空間。它不僅代表了日本在半導體材料領域持續(xù)創(chuàng)新的能力，也可能在未來改變高端芯片制造的技術格局。隨著2027年量產(chǎn)目標的逐步推進，這項技術能否成功開辟出屬于納米壓印的“新航道”，值得整個行業(yè)持續(xù)關注。