三星重構(gòu)HBM4E供電架構(gòu)，缺陷率驟降97%

據(jù)韓媒最新報(bào)道，針對(duì)行業(yè)普遍關(guān)注的能效瓶頸問(wèn)題，三星通過(guò)對(duì)其HBM4E產(chǎn)品的電源分配網(wǎng)絡(luò)（PDN）進(jìn)行徹底的結(jié)構(gòu)性改造，成功將金屬電路缺陷率降低了97%，IR壓降減少了41%。

長(zhǎng)期以來(lái)，HBM行業(yè)的競(jìng)爭(zhēng)焦點(diǎn)主要集中在傳輸速度和堆棧層數(shù)上。然而，隨著人工智能模型對(duì)算力需求的指數(shù)級(jí)增長(zhǎng)，能效比正逐漸成為制約性能釋放的關(guān)鍵因素。三星指出，隨著技術(shù)節(jié)點(diǎn)從HBM4向HBM4E演進(jìn)，芯片內(nèi)部的功率凸點(diǎn)數(shù)量從13,682個(gè)激增至14,457個(gè)。在有限的空間內(nèi)塞入更多、更細(xì)密的布線(xiàn)，直接導(dǎo)致電流密度飆升和電阻增加，進(jìn)而引發(fā)嚴(yán)重的IR壓降（電壓衰減）。

圖源：三星半導(dǎo)體官網(wǎng)

這種壓降不僅會(huì)導(dǎo)致芯片發(fā)熱，而熱量又會(huì)進(jìn)一步推高電阻，形成惡性循環(huán)，最終可能引發(fā)電路故障或迫使芯片降頻運(yùn)行。因此，設(shè)計(jì)高效、合理的電源分配網(wǎng)絡(luò)已成為高密度HBM制造中最為棘手的挑戰(zhàn)之一。

面對(duì)這一難題，三星對(duì)HBM4E的供電架構(gòu)進(jìn)行了重構(gòu)。根據(jù)報(bào)道，傳統(tǒng)HBM設(shè)計(jì)中，基芯片的電源網(wǎng)絡(luò)高度集中在靠近中介層的蜂窩狀MET4模塊中，而上層布線(xiàn)在輸送電力時(shí)逐漸變窄。這種“寬進(jìn)窄出”的結(jié)構(gòu)如同高速公路匯入鄉(xiāng)間小道，極易造成“交通擁堵”，形成供電瓶頸。

為此，三星引入了創(chuàng)新的PDN分段技術(shù)。公司將龐大的MET4電源模塊拆解為四個(gè)獨(dú)立的小型單元，并對(duì)上層網(wǎng)絡(luò)進(jìn)行精細(xì)化分段。這一舉措使得電力傳輸路徑更加直接、高效，大幅減少了不必要的繞路。

數(shù)據(jù)表明，采用新架構(gòu)后，HBM4E的金屬電路缺陷率較前代產(chǎn)品驚人地下降了97%，IR壓降降低了41%。更低的壓降意味著更寬的電壓裕度，這將直接轉(zhuǎn)化為更高的運(yùn)行速度和更強(qiáng)的系統(tǒng)穩(wěn)定性，為AI芯片的持續(xù)高性能輸出提供了堅(jiān)實(shí)保障。

報(bào)道還提到，盡管供電網(wǎng)絡(luò)的優(yōu)化帶來(lái)了顯著成效，但面對(duì)AI半導(dǎo)體日益嚴(yán)峻的散熱挑戰(zhàn)，傳統(tǒng)的物理堆疊模式可能終將觸及天花板。三星正在積極探索“解耦”概念，即通過(guò)光子互連技術(shù)，將HBM內(nèi)存與GPU處理器在物理空間上分離開(kāi)來(lái)。

與目前廣泛使用的銅線(xiàn)互連不同，光子互連利用光信號(hào)傳輸數(shù)據(jù)，理論速度可達(dá)太比特每秒（Tbps），是現(xiàn)有銅線(xiàn)速度的約1000倍。

這意味著，即使HBM與GPU之間的距離拉大到5厘米以上，數(shù)據(jù)傳輸依然能保持超低延遲和高帶寬。這種物理分離將徹底改變現(xiàn)有的封裝形態(tài)，極大地緩解核心區(qū)域的散熱壓力，為下一代AI超級(jí)計(jì)算機(jī)的架構(gòu)設(shè)計(jì)開(kāi)辟全新路徑。